微机消谐装置的内部总线控制线与外部存储器时序
         开始从外部存储器取指时，地址锁存允许线ALE变高，CPU把地址送上总线AD0-AD15，BHE设置到所需要得状态。ALE下降时，地址被锁存起来，随之RD信号变低。这是，若READ脚为低，就迫使CPU保持上述状态，以适应慢速存储器的时序要求。READY信号还可以用于DMA传输。每当A相时钟有效时，也即产生CLKOUT信号时，在内部对READY脚的信号采样，在CLKOUT变低前某一时刻，READY就应达到稳定状态，其间应有一个最小时间要求，若不能满足这个要求，当芯片进入未就续状态时，并不能按预期的那样工作。
        由于READY信号和CLKOUT同步，8096进入未就绪状态的周期将是CLKOUT信号周期的某个倍数。 来自外部存储器的数据必须在离RD上升沿某一最小的规定时间之前出线并稳定在总线上。RD上升沿把信息读入9086.如果读的是数据，当地址有效时，INST脚将变低；如果读的是指令，则地址有效时，INST脚将变高。
        微机消谐，写外部存储器的时序类似于读的时许。主要区别在于WR信号替代了RD信号。此外，在WR信号的下降沿，8096从总线上移走了地址，而代之以数据，这时READY信号应保持在所期望的状态上。WR线变高时，数据应锁存到外部存储器内。指令时不能写的，故在写周期内，INST总是保持低。